人工智能日益普及的当下，DDR5 与 PCIe
5.0 已经成为 AI 算力中心的标准搭配，而服务器内部用于连接
CPU、内存，以及各种扩展设备的高速 I/O 总线，已经历经了三代标准的发展。第
1 代推出于 1981~1992 年期间，采用传统的并行总线架构，包括了
ISA、EISA、VESA、MCA
一系列标准，由于多设备共享一条总线带宽，导致带宽低速率慢，因而被市场淘汰；第
2 代推出于 1993~2000 年，依然采用并行总线架构，主要有
PCI、AGP、PCI-X
三种标准，虽然大幅优化了带宽、时序、仲裁机制，但是仍然采用并行共享总线架构，并未解决并行串扰、时钟同步等瓶颈，后续逐步被本文的主角
PCIe（PCI Express）高速串行总线所代替。
外设组件互连快速总线（PCIe，Peripheral Component Interconnect Express）属于一种高速串行总线标准，英特尔（Intel）公司于 2001 年联合 超微（AMD）、戴尔（Dell）、惠普（HP）、国际商用机器（IBM）等企业成立 Arapahoe 工作组，进而推出了第 3 代（3GIO，Third-Generation I/O）通信总线标准。2002 年 4 月该标准移交给 外围组件互连特别兴趣组织（PCI-SIG，Peripheral Component Interconnect Special Interest Group） 之后，被正式命名为 PCIe。
